Ce mémoire s'inscrit dans le cadre du test des circuits intégrés (CI) et plus précisément dans la problématique des tests des pannes de délais. De manière conventionnelle, pour connaître la vitesse maximale de fonctionnement d'un CI, il faut le stimuler de telle sorte qu'il atteigne une vitesse maximale. De plus, le testeur doit également fonctionner à la même cadence.; D'où l'intérêt de la méthode de test basée sur les chaînes parallèles de courant proposée qui vise la détection des pannes causant une augmentation des délais de propagations, et l'utilisation dans un premier temps des testeurs moins récents pour estimer la fréquence maximale de fonctionnement du CI, et dans un deuxième temps, inséré un dispositif de mesure de délai pour rendre la méthode de test intégré de façon “BIST”. |