Implementation FPGA d'une FFT a base d'arithmetique logarithmique pour les systemes OFDM

Le marché actuel des télécommunications est en constante évolution, dans le but d'améliorer les normes actuelles des réseaux de la téléphonie mobile. Les défis sont d'améliorer l'efficacité spectrale pour un meilleur débit de transmission tout en présentant une robustesse du système aux perturbations. La modulation OFDM (Orthogonal Frequency Division Multiplexing) représente une des techniques les plus récemment adoptées dans les systèmes de communication large bande. Cette dernière démontre des performances élevées lorsqu'elle fait face à un environnement à trajets multiples. La transformée rapide de Fourier (FFT – Fast Fourier Transform) présente l'élément clé dans la défincition de l'OFDM en assurant l'orthogonalité des porteuses. L'exécution de la FFT en technologie d'intégration à très grande échelle (ITGE, VLSI – Very Large Scale Integration) représente un problème non trivial quand il s'agit de respecter les contraintes de l'application en termes de consommation de puissance, coût d'implémentation et vitesse de calcul.;Ce travail présente l'étude de la FFT, à base d'arithmétique logarithmique, dans un récepteur OFDM en vue d'une implémentation efficace dans une technologie cible FPGA. L'étude présentée dans ce mémoire est une évaluation comparative entre la FFT à arithmétique logarithmique (Log-FFT) et la FFT conventionnelle dans le contexte d'une transmission OFDM. Nous proposons l'utilisation de la base logarithmique supérieure à 2 afin de réduire les ressources en virgule fixe.La FFT conventionnelle et Log-FFT ont été simulées et implémentées dans le but de déterminer leurs performances. Les critères d'évaluation sont basés sur la perte de performance exprimée par le rapport signal sur bruit (SNR – Signal to Noise Ratio) et la consommation en nombre de cellules logiques (Logic Slice). Pour la recherche du meilleur compromis, nous avons appliqué une fonction de coût J qui nous a permis de démontrer que la Log-FFT affiche une réduction de 55% par rapport à la FFT conventionnelle. Comparativement à l'utilisation d'une FFT à virgule flottante, notre approche résulte d'une perte de SNR au récepteur OFDM de seulement 0.2dB pour un taux d'erreur binaire (BER – Bit Error Rate) de 1%. De plus, dans ces mêmes conditions notre approche procure une réduction des ressources matérielles de 10% par rapport à la FFT virgule fixe conventionnelle demandant une longueur binaire accrue pour atteindre la même perte de SNR.;Le système des nombres logarithmique a été introduit en remplacement au système linéaire afin de réduire la taille des opérateurs complexes en virgule fixe tels que la multiplication et la division. D'ailleurs, ses derniers sont parmi les contraintes d'implémentation matérielle exigent le plus de ressource.