Conception et integration d'une architecture numerique, pour l'ASIC LabPET(TM), un circuit de lecture d'une matrice de detection TEP de 64 pixels

Des developpements technologiques recents concernant les photodiodes a effet avalanche (PDA) ont mene a la conception et la fabrication d'un tout nouveau module de detection de radiation TEP (tomographie d'emission par positrons) destine a l'imagerie moleculaire preclinique. Il est base sur une matrice de 8 par 8 scintillateurs LYSO (ortho-silicate de lutetium dope au cerium, cerium-doped lutetium yttrium orthosilicate ) individuellement couples aux pixels de deux matrices monolithiques de 4 par 8 PDA. Cette avancee, pouvant amener la resolution spatiale d'un scanner a passer sous la barriere du mm, exige la conception d'un tout nouveau systeme d'acquisition de donnees. En effet, il faut adapter le systeme de lecture individuelle de chacun des pixels du bloc de detection de facon a satisfaire la multiplication par ∼8, relativement a une version anterieure (le LabPETTM I), de la densite de pixels du futur scanner LabPETT' II. Consequemment, le traitement de signal numerique ne peut etre exclusivement embarque dans les matrices de portes logiques programmable (field-programmable gate array, FPGA) du systeme d'acquisition, en considerant les aspects monetaires, d'espace occupe et de puissance consommee de l'ensemble du projet LabPETTM II. De facon a s'adapter a cette nouvelle realite, un nouveau circuit integre a application specifique (application specific integrated circuit, ASIC) a signaux mixtes avec 64 canaux d'acquisition, fabrique avec la technologie TSMC CMOS 0,18 mum, a ete concu. L'ASIC utilise la methode de temps au-dessus d'un seuil (time over threshold , ToT), deja implantee dans des applications de physique des hautes-energies, de maniere a extraire numeriquement l'information relative a un rayonnement interagissant avec la matrice de detection (l'energie, le temps et le numero de pixel de l'evenement). Dans le cadre de ce projet, une architecture complexe de machines a etats-finis, cadencee par une horloge de 100 MHz, a ete implantee et elle permet a l'ASIC d'identifier le taux anticipe de 3 000 evenements par seconde par canal. Ceci est realise en calculant en temps reel le parametre ToT tout en assurant la calibration adequate de chacune des chaines d'acquisition. Le circuit integre peut caracteriser jusqu'a 2 Mevenements/s malgre son unique lien differentiel a bas voltage (low-voltage differential signaling, LVDS) de transfert de donnees et consomme environ 600 mW. L'ASIC a ete developpe en suivant un processus de conception de circuits integres a signaux mixtes. Il permet notamment de minimiser et de verifier l'impact des indesirables effets parasites sur la circuiterie analogique et numerique de l'ensemble avant que les dessins de masques ne soient envoyes vers la fonderie pour fabriquer le circuit desire.;Mots-cles : Photodiode a effet avalanche (PDA), tomographie d'emission par positrons (TEP), LabPET(TM), imagerie moleculaire preclinique, circuit integre a application specifique (application specific integrated circuit, ASIC) a signaux mixtes, temps au-dessus d'un seuil (time over threshold, ToT), machines a etats-finis, lien differentiel a bas voltage (low-voltage differential signaling, LVDS).